PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-053049

(43) Date of publication of application: 26.02.1999

(51)Int.CI.

G06F

G06F 1/32

G06F 1/26

(21)Application number : 09-210627

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


05.08.1997

(72)Inventor: MAKI YASUNORI

(54) COMPUTER SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the power consumption of a computer by enabling control over the stop and restart of a bus clock without mounting any special function on a peripheral device on a bus. SOLUTION: When a bus monitor circuit 161 detects FRAME# and IRDY# being both supported and a bus request detecting circuit 162 and a system event detecting circuit 163 detect a bus request signal and a system event signal not being generated, the output of a 3-input OR gate 164 goes down to 'L' indicating that the bus is not in operation. Consequently, a clock control signal output circuit 165 generates a clock control signal indicating the stop of PCICLK, and consequently the supply to PCICLK to respective PCI devices is stopped.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

Searching PAJ Page 2 of 2

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-53049

(43)公開日 平成11年(1999) 2月26日

(51) Int.Cl. ⁶		識別記号	FΙ			
G06F	1/04	301	G06F	1/04	3 0 1 B	
	1/32			1/00	3 3 2 Z	
	1/26				3 3 4 G	

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出願番号	特願平9-210627	(71)出顧人	000003078 株式会社東芝
(22)出願日	平成9年(1997)8月5日	(72)発明者	神奈川県川崎市幸区堀川町72番地 牧 康典 東京都青梅市末広町2丁目9番地 株式会 社東芝青梅工場内
		(74)代理人	弁理士 鈴江 武彦 (外6名)


(54) 【発明の名称】 コンピュータシステム

(57)【要約】

【課題】バス上の周辺デバイスに特別な機能を実装する ことなくバスクロックの停止/再開を制御できるように し、コンピュータの消費電力の低減を図る。

【解決手段】FRAME#およびIRDY#が共にデアサートされたことがバス監視回路161によって検出され、且つバス要求信号およびシステムイベント信号が発生されてないことがバス要求検出回路162およびシステムイベント検出回路163によって検出されると、3入力ORゲート164の出力はバス非動作中を示す

"L"レベルとなる。これにより、クロック制御信号出力回路165からはPCICLKの停止を指示するクロック制御信号が発生され、これによって各PCIデバイスに対するPCICLKの供給が停止される。



【特許請求の範囲】

【請求項1】 コンピュータシステムのバスに結合され る複数の周辺デバイスと、

これら複数の周辺デバイスに前記バス上のトランザクシ ョンのタイミングを与えるためのバスクロックを生成す るバスクロック生成手段と、

前記バス上のトランザクションを監視し、バスアイドル 状態か否かを検出するバスアイドル検出手段と、

前記各周辺デバイスからのバス要求信号および割り込み 信号の有無を検出するイベント検出手段と、

前記バスアイドル検出手段および前記イベント検出手段 の検出結果に基づいて前記バスクロック生成手段のクロ ック生成動作を制御するクロック制御手段であって、バ スアイドル状態であることが検出され、且つ前記バス要 求信号および割り込み信号が発生されてないことが検出 されたとき前記バスクロックを停止させるクロック制御 手段とを具備することを特徴とするコンピュータシステ ۵.

【請求項2】 前記クロック制御手段は、

バス要求信号および割り込み信号が発生されてないこと が検出されてから、一定時間経過後に前記パスクロック が停止されるように、前記バスクロックを停止させるタ イミングを遅延させる手段と、

前記バスアイドル状態の解除、前記バス要求信号、もし くは前記割り込み信号の発生が検出されたとき、前記バ スクロックの供給を再開させる手段とを具備することを 特徴とする請求項1記載のコンピュータシステム。

【請求項3】 コンピュータシステムのバスに結合され る複数のデバイスと、

これら複数のデバイスに前記バス上のトランザクション のタイミングを与えるためのバスクロックを生成するバ スクロック生成手段と、

前記バス上のトランザクションを監視し、バスアイドル 状態か否かを検出するバスアイドル検出手段と、

前記各デバイスからのバス要求信号および割り込み信号 の有無を検出するイベント検出手段と、

前記パスアイドル検出手段および前記イベント検出手段 の検出結果に基づいて前記バスクロック生成手段のクロ ック生成動作を制御するクロック制御手段であって、バ 40 スアイドル状態であることが検出され、且つ前記バス要 求信号および割り込み信号が発生されてないことが検出 されたとき前記バスクロックの周波数を低下させるクロ ック制御手段とを具備することを特徴とするコンピュー タシステム。

【請求項4】 前記クロック制御手段は、

前記バスアイドル状態であることが検出され、且つ前記 バス要求信号および割り込み信号が発生されてないこと が検出されてから、一定時間経過後に前記パスクロック 数を低下させるタイミングを遅延させる手段と、

前記バスアイドル状態の解除、前記バス要求信号もしく は前記割り込み信号の発生が検出されたとき、前記パス クロックの周波数を元の状態に復帰させる手段とを具備 することを特徴とする請求項3記載のコンピュータシス テム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はコンピュータシス 10 テムに関し、特にバスクロック制御機能を有するコンピ ュータシステムに関する。

[0002]

【従来の技術】従来、パーソナルコンピュータに使用さ れるシステムバスとしては、ISA(Industry Standard Architecture) バス やEISA (Extended ISA) バスが主流で あったが、最近では、データ転送速度の高速化や、プロ セッサに依存しないシステムアーキテクチャの構築のた めに、PCI (Peripheral Compone 前記パスアイドル状態であることが検出され、且つ前記 20 nt Interconnect)パスが採用され始め ている。

> 【0003】PCIバスにおいては、ほとんど全てのデ ータ転送はブロック転送を基本としており、これら各ブ ロック転送はバースト転送を用いて実現されている。と れにより、PCIバスでは最大133Mバイト/秒(デ ータバスが32ビット幅の時)のデータ転送速度を実現 できる。

【0004】したがって、PCIバスを採用すると、I /Oデバイス間、およびシステムメモリと 1/Oデバイ 30 スとの間のデータ転送などを高速に行うことが可能とな り、システム性能を高めることができる。

【0005】 このようなPCIバスアーキテクチャで は、高速動作の実現のために33MHzという比較的高 速なバスクロックが用いられている。このバスクロック はPCIバス上のトランザクションのタイミングをバス 上の各周辺デバイスに提供するためのものであり、シス テム動作中は常にバス上の周辺デバイスに供給され続け ている。

[0006]

【発明が解決しようとする課題】しかし、このような高 速バスクロックは、コンピュータの電力消費量を高める 大きな要因の一つとなる。このため、最近では、PCI バスの仕様の中にもバスクロックを停止させるための仕 様("CLKRUN" プロトコル) が盛り込まれるよう になってきている。

[0007] ところが、この "CLKRUN" プロトコ ルをシステムに実装するためには、PCIバス上の全て のデバイスが "CLKRUN" プロトコルに対応するた めの機能を持つことが必要とされる。このため、 "CL の周波数が低下されるように、前記バスクロックの周波 50 KRUN"プロトコルに対応してない既存の周辺デバイ

3

スが存在する場合には "CLKRUN" プロトコルを用 いるととができず、バスクロックを停止させることはで きなかった。

【0008】この発明はこのような点に鑑みてなされた ものであり、周辺デバイスに"CLKRUN"プロトコ ルなどの特別な機能を実装することなくバスクロックを 制御できるようにし、容易に消費電力の低減を図ること が可能なコンピュータシステムを提供することを目的と する。

[0009]

【課題を解決するための手段】この発明によるコンピュ ータシステムは、コンピュータシステムのバスに結合さ れる複数の周辺デバイスと、これら複数の周辺デバイス に前記バス上のトランザクションのタイミングを与える ためのバスクロックを生成するバスクロック生成手段 と、前記バス上のトランザクションを監視し、バスアイ ドル状態か否かを検出するバスアイドル検出手段と、前 記各周辺デバイスからのバス要求信号および割り込み信 号の有無を検出するイベント検出手段と、前記バスアイ ドル検出手段および前記イベント検出手段の検出結果に 20 る。 基づいて前記バスクロック生成手段のクロック生成動作 を制御するクロック制御手段であって、バスアイドル状 態であることが検出され、且つ前記バス要求信号および 割り込み信号が発生されてないことが検出されたとき前 記バスクロックを停止させるクロック制御手段とを具備 することを特徴とする。

【0010】 このコンピュータシステムにおいては、バ スアイドル状態、バス要求信号および割り込み信号の有 無を検出することによりシステム状態が調べられ、バス アイドル状態で、且つバス要求信号および割り込み信号 30 が発生されてないことが検出されたときには、システム アイドルであると判断されてバスクロックが停止され る。この場合、たとえバスアイドル状態であってもバス 要求信号または割り込み信号が発生されている限りにお いてはバスクロックは停止されないので、周辺デバイス の動作に影響を与えることはない。よって、周辺デバイ スに"CLKRUN"プロトコルなどの特別な機能を実 装することなく不要なバスクロックを停止できるように なり、電力消費の低減を図ることができる。

【0011】また、前記クロック制御手段としては、前 記バスアイドル状態であることが検出され、且つ前記バ ス要求信号および割り込み信号が発生されてないことが 検出されてから一定時間経過後に前記バスクロックが停 止されるように、前記バスクロックを停止させるタイミ ングを遅延させる手段を含むことが好ましい。

【0012】システムアイドル時にすぐにパスクロック を停止させると、その後に割り込み信号などが発生され てもバスクロックの供給再開までには時間を要するの で、システムパフォーマンスの低下を招くことになる。

には、クロック供給期間になるべく多くの処理をまとめ て実行させるようにすることが必要であり、これはバス クロックを停止させるタイミングを遅延させることによ って実現できる。

【0013】また、この発明のコンピュータシステム は、コンピュータシステムのバスに結合される複数のデ バイスと、これら複数のデバイスに前記バス上のトラン ザクションのタイミングを与えるためのバスクロックを 生成するバスクロック生成手段と、前記バス上のトラン 10 ザクションを監視し、バスアイドル状態か否かを検出す るバスアイドル検出手段と、前記各デバイスからのバス 要求信号および割り込み信号の有無を検出するイベント 検出手段と、前記バスアイドル検出手段および前記イベ ント検出手段の検出結果に基づいて前記バスクロック生 成手段のクロック生成動作を制御するクロック制御手段 であって、バスアイドル状態であることが検出され、且 つ前記バス要求信号および割り込み信号が発生されてな いことが検出されたとき前記バスクロックの周波数を低 下させるクロック制御手段とを具備することを特徴とす

【0014】この構成によれば、バスクロックを完全に 停止する代わりに、そのバスクロックの周波数が低下さ れる。通常、周辺デバイスは、バスクロックが停止され ている状態においてもその内部の一部のロジックについ ては動作できるように構成されており割り込み信号やバ ス要求信号を正常に発生できるので問題はないが、周辺 デバイスによってはバスクロックが停止されてしまうと 全く動作できないものもある。したがって、このような デバイスが接続されている場合には、バスクロックを完 全に停止するのではなく、必要最低限のクロックを供給 してそれらデバイスの動作を保証することが必要であ る。これにより、デバイスの動作を保証しつつ、電力消 費の低減を図ることが可能となる。

[0015]

【発明の実施の形態】以下、図面を参照してこの発明の 実施形態を説明する。図1には、この発明の一実施形態 に係わるコンピュータシステムの構成が示されている。 このコンピュータシステムは、バッテリ駆動可能なノー トブックタイプまたはラップトップタイプのポータブル 40 コンピュータであり、そのシステムボード上には、プロ セッサバス1、PCIバス2、ISAバス3、CPU1 1、ホスト-PCIブリッジ装置12、主メモリ13、 各種PCI周辺デバイス14, 15、バスクロック制御 回路16、バスクロック生成回路17、PCI-ISA ブリッジ装置18、および各種ISA周辺デバイス1 9.20などが設けられている。

【0016】 これらコンポーネントの内、 PCIバス2 に接続されたPCIデバイスとして機能するもの、すな わちホスト-PCIブリッジ装置12、各種PCI周辺 従って、システムバフォーマンスの低下を防止するため 50 デバイス14,15、PCI-ISAブリッジ装置18

5

には、バスクロック生成回路17によって生成されたP CIバスクロック (PCICLK) が供給される。この PCIバスクロック (PCICLK) は、各PCIデバ イスに対してバストランザクションのタイミングを与え るものであり、PCIバス2上のサイクルは全てPCI バスクロック(PCICLK)に同期して実行される。 【0017】次に、図1の各コンポーネントの機能およ び構成について説明する。CPU11は、例えば、米イ ンテル社によって製造販売されているマイクロプロセッ サ"Pentium"などによって実現されている。と 10 発生したことを示すものである。 のCPU11の入出力ピンに直結されているプロセッサ バス1は、64ビット幅のデータバスを有している。主 メモリ13は、オペレーティングシステム、デバイスド ライバ、実行対象のアプリケーションプログラム、およ び処理データなどを格納するメモリデバイスであり、複 数のDRAMモジュールによって構成されている。

【0018】ホスト-PCIブリッジ装置12は、プロ セッサバス1とPCIバス2との間を繋ぐブリッジLS Iであり、PCIバス2のバスマスタの1つとして機能 する。このホストーPCIブリッジ装置12は、プロセ 20 ッサバス1とPCIバス2との間で、データおよびアド レスを含むバスサイクルを双方向で変換する機能、およ びメモリバスを介して主メモリ13をアクセス制御する 機能などを有している。

【0019】PCIバス2はクロック同期型の入出力バ スであり、前述したようにPCIバス2上の全てのサイ クルはPCIバスクロックに同期して行なわれる。PC Iバスクロックの周波数は最大33MHzである。PC 1パス2は、時分割的に使用されるアドレス/データバ スを有している。このアドレス/データバスは、32ビ 30 ット幅である。

【0020】PCIバス2上のデータ転送サイクルは、 アドレスフェーズとそれに後続する1以上のデータフェ ーズとから構成される。アドレスフェーズにおいてはア ドレスおよび転送タイプが出力され、データフェーズで は8ビット、16ビット、24ビットまたは32ビット のデータが出力される。

【0021】PCIデバイス14、15は例えばグラフ ィクスコントローラ、PCカード(カードバス) コント などであり、ホスト-PCIブリッジ装置12と同様に PCIバス2のバスマスタとして機能する。

【0022】PCI-ISAブリッジ装置16は、PC 1バス2とISAバス3との間を繋ぐブリッジLSIで あり、PCIデバイスの1つとして機能する。ISAバ ス3上のISAデバイス19、20は、例えば、HD D、システムタイマ、キーボードコントローラなどであ る。

【0023】バスクロック制御回路16は各PC1デバ イスに対するPCIバスクロック(PCICLK)の供 50 バスリクエスト信号REQ1#~REQn#を監視し、

給の停止/再開を制御するためのものであり、そのPC Iバスクロック (PCICLK) の停止/再開の制御 は、バスアイドル信号、バス要求信号、およびシステム イベント信号に基づいて行われる。バスアイドル信号は PCIバス2の動作状態、つまりバス動作中(バスサイ クル実行中) であるか否かを示す。バス要求信号は、バ スマスタがPCIバス2の使用権をPCIバスアービタ に要求するための信号である。システムイベント信号 は、割り込み信号などシステム内で何らかのイベントが

【0024】バスクロック制御回路16は、バスアイド ル信号によるPCIバスのアイドルを検出し、バス要求 信号、およびシステムイベント信号がなければ、クロッ ク制御信号によりバスクロック生成回路17を制御して バスクロックを停止させる。また、バスクロック停止中 に、バス要求信号またはシステムイベント信号が発生し た場合には、バスクロック制御回路16は、クロック制 御信号によりバスクロック生成回路17を制御してバス クロックの供給を再開させる。

【0025】図2には、バスクロック制御回路16の具 体的な構成例が示されている。図示のように、バスクロ ック制御回路16は、バス監視回路161、バス要求検 出回路162、システムイベント検出回路163、OR ゲート164、およびクロック制御信号出力回路165 から構成されている。

【0026】バス監視回路161は前述のバスアイドル 信号を生成するためのものであり、PCIバス2上に定 義されたフレーム信号FRAME#およびイニシエータ レディー信号IRDY#を用いてPCIバス2上のトラ ンザクションを監視し、バス非動作であることを検出し たときにバスアイドル信号を "H" レベルにアサート し、バス動作中であることを検出したときにはバスアイ ドル信号を"し"レベルにデアサートする。

【0027】 ここで、FRAME#は、トランザクショ ンの開始とその期間を示すために現在のマスタによって ドライブされる信号である。FRAME#がデアサート された時、トランザクションが最後のデータフェーズで あることを示す。 IRDY#は現在のマスタによってド ライブされる信号であり、ライトサイクルにおいては、 ローラ、lrDAコントローラ、SCSIコントローラ 40 マスタがバス上に確定データを出力したことを示すため にアサートされ、リードサイクルにおいては、マスタが データを受信する準備ができたことを示すためにアサー トされる。

> 【0028】 CれらFRAME#および IRDY#が共 にデアサートされているとき、バス監視回路161はバ スアイドル状態であることを検出し、バスアイドル信号 を "H" レベルにアサートする。

> 【0029】バス要求検出回路162は、PCIデバイ スそれぞれからPCIバスアービタに入力される全ての

REQ1#~REQn#のいずれかがアサートされてい るときバス要求信号を"H"レベルにアサートする。 【0030】システムイベント検出回路は、各PCIデ バイスから割り込みコントローラに入力される割り込み 信号INTA-D、各ISAデバイスから割り込みコン トローラに入力される割り込み信号IRQ0-15、さ らにマスク不能割り込み信号NMI,システム管理割り 込み信号SMIについての監視を行い、いずれかの割り 込み信号が発生されているときシステムイベント信号を "H"、レベルにアサートする。

【0031】バス監視回路161からのバスアイドル信 号は、3入力ORゲート164の第1入力に反転入力さ れる。また、バス要求検出回路162およびシステムイ ベント検出回路163からのバス要求信号およびシステ ムイベント信号は、そのまま3入力ORゲート164の 第2入力および第3入力にそれぞれ入力される。3入力 ORゲート164の出力はバス動作中("H"レベル) /バス非動作中 ("L" レベル) を示すものであり、ク ロック制御信号出力回路165に入力される。

カORゲート164の出力に基づいてPCICLKの停 止/再開を指示するクロック制御信号を発生する。次 に、図3および図4を参照して、本実施形態の動作を説 明する。

【0033】図3のタイミングチャートはバスクロック (PCICLK)を停止させる場合のタイミングであ る。すなわち、FRAME#およびIRDY#が共にデ アサートされたことが検出され、且つバス要求信号およ びシステムイベント信号が発生されてないことが検出さ れると、3入力ORゲート164の出力はバス非動作中 を示す"L"レベルとなる。これにより、クロック制御 信号出力回路165からはPCICLKの停止を指示す るクロック制御信号が発生され、これによって各PCI デバイスに対するPCICLKの供給が停止される。

【0034】とのPCICLKの供給停止期間中に、ク ロック要求信号が発生されると(バス監視回路161に よるFRAME#またはIRDY#のアサートの検出、 バス要求検出回路162によるバス要求信号の発生の検 出、またはシステムイベント検出回路163による割り 力はバス動作中を示す"H"レベルとなる。これによ り、クロック制御信号出力回路165からはPCICL Kの再開を指示するクロック制御信号が発生され、これ によって各PCIデバイスに対するPCICLKの供給 が再開される。

【0035】とのように、図2の構成によれば、バスア イドル状態、バス要求信号および割り込み信号の有無を 検出することによりシステム状態が調べられ、バスアイ ドル状態で、且つバス要求信号および割り込み信号が発

ドルであると判断されてPCICLKが停止される。と の場合、たとえバスアイドル状態であってもバス要求信 号または割り込み信号が発生されている限りにおいては PCICLKは停止されないので、各PCIデバイスの 動作に影響を与えることはない。また、PCICLKの 停止中にPCIデバイスからバス要求信号や割り込み信 号が発生されると、PCICLKの供給が再開され、P CICLKに同期した正常なバストランザクションを行 うことが可能となる。よって、PCIデバイスに "CL 10 KRUN"プロトコルなどの特別な機能を実装すること なく不要なパスクロックを停止できるようになり、電力 消費の低減を図ることができる。

【0036】図5には、バスクロック制御回路16の第 2の構成例が示されている。ととでは、図2の構成に加 え、スナップタイマ166が設けられている。このスナ ップタイマ166は、PCICLKの停止タイミングを 一定期間遅らせるためのものであり、3入力ORゲート 164の出力がバス非動作中を示す"L"レベルとなっ てからカウント動作を開始し、所定のカウント値に達し 【0032】クロック制御信号出力回路165は、3入 20 たときにそれをクロック制御信号出力回路165に通知 する。これにより、PCICLKの停止を指示するクロ ック制御信号は、スナップタイマ166のカウント時間 だけ遅れて発生されることになる。スナップタイマ16 6のカウント値は、たとえばバスクロック制御回路16 内にカウンタ値を設定するためのコンフィグレーション レジスタを設け、そこに希望する遅れ時間に相当するカ ウンタ値をソフトウェア的に設定することによって、プ ログラマブルにすることができる。

【0037】図6には、図5のバスクロック制御回路 1 6の状態遷移の様子が示されている。図6において、状 態S1(RUN)はPCICLKが供給されている状態 を示し、この状態でバス非動作が検知されると、状態S 2 (SNAP) に移行される。状態S2 (SNAP) で は、スナップタイマ166のカウント動作が行われる。 スナップタイマ166のカウント動作中に割り込み信号で の発生やバス要求信号の発生が検出されると、状態S1 (RUN) に復帰されると共に、スナップタイマ166 のカウント値は初期値に戻される。一方、状態52(S NAP) においてスナップタイマ166のカウント動作 込み信号の発生の検出)、3入力ORゲート164の出 40 が完了すると、状態S3(STOP)に移行される。状 態S3(STOP)では、PCICLKの供給が停止さ れる。状態S3(STOP)において割り込み信号の発 生やバス要求信号の発生が検出されると、状態S1(R UN) に復帰される。

【0038】図7には、状態S2(SNAP)経由で状 態S1(RUN)から状態S3(STOP)に遷移する ときの動作タイミングが示されている。すなわち、FR AME#およびIRDY#が共にデアサートされたこと が検出され、且つバス要求信号およびシステムイベント 生されてないことが検出されたときには、システムアイ 50 信号が発生されてないことが検出されると、3入力OR ゲート164の出力はバス非動作中を示す"し"レベル となる。これにより、スナップタイマ166のカウント 動作が開始される。そのカウント動作が完了するまでは PCICLKは供給され続ける。そして、カウント動作 が完了すると、クロック制御信号出力回路165からP CICLKの停止を指示するクロック制御信号が発生さ れ、これによって各PCIデバイスに対するPCICL Kの供給が停止される。

【0039】バスアイドル時にすぐにPCICLKを停 止させると、その後に割り込み信号などが発生されても 10 PCICLKの供給再開までには時間を要するので、シ ステムパフォーマンスの低下を招くことになる。従っ て、本例のように、PCICLKの停止タイミングをス ナップタイマ166のカウント動作によって一定期間遅 延させることにより、システムパフォーマンスの低下を 防止できるようになり、クロック供給期間内になるべく 多くの処理をまとめて実行させることが可能となる。

【0040】また、PCIによってはバストランザクシ ョンが完了してから、つぎのイベントを起こすまでに何 クロックか必要なものがあるので、スナップタイマ16 20 6を使用することによって、そのようなデバイスからの バス要求信号や割り込み信号に即座に応答できるように なる。

【0041】なお、以上の説明では、バス非動作中にP CICLKを停止する場合の例についてのみ説明した が、PCICLKを停止する代わりに、その周波数を低 下させた状態でPCICLKを供給し続けるようにして も電力消費を低減することができる。この場合における 動作タイミングを図8に示す。

【0042】すなわち、FRAME#およびIRDY# 30 が共にデアサートされたことが検出され、且つバス要求 信号およびシステムイベント信号が発生されてないこと が検出されると、3入力ORゲート164の出力はバス 非動作中を示す"L"レベルとなる。これにより、クロ ック制御信号出力回路165からはPCICLKの周波 数を低下させるためにクロック制御信号が断続的に発生 され、これによって各PCIデバイスに供給されるPC ICLKの周波数は何分の1かに低減される。このよう なスロークロック動作中に、クロック要求信号が発生さ れると(バス監視回路 161 による FRAME # または 40 図。 IRDY#のアサートの検出、バス要求検出回路162 によるバス要求信号の発生の検出、またはシステムイベ ント検出回路163による割り込み信号の発生の検 出)、3入力ORゲート164の出力はバス動作中を示

す"H"レベルとなる。これにより、クロック制御信号 出力回路 165 からはPCICLKの再開を指示するク ロック制御信号が発生され、これによって各PCIデバ イスに供給されるPCICLKの周波数は元の周波数に

【0043】また、このようなスロークロック制御と図 50 12…ホストーPCIブリッジ

5のスナップタイマ166とを組み合わせて使用し、バ ス非動作中が検出されてから一定時間経過後にPCIC LKの周波数を落とすようにしてもよい。

10

【0044】通常のPCIデバイスは、バスクロックが 停止されている状態においてもその内部の一部のロジッ クについては動作できるように構成されており割り込み 信号やバス要求信号を正常に発生できるので問題はない が、PCIデバイスによってはバスクロックが停止され てしまうと全く動作できないものもある。したがって、 このようなデバイスが接続されている場合には、前述し たように、バスクロックを完全に停止するのではなく、 必要最低限のクロックを供給してそれらデバイスの動作 を保証することが好ましい。これにより、デバイスの動 作を保証しつつ、電力消費の低減を図ることが可能とな

[0045]

【発明の効果】以上説明したように、この発明によれ は、バスアイドル状態、バス要求信号および割り込み信 号の有無を検出することによりシステム状態を調べ、そ れに応じてバスクロックの停止/再開を制御することに より、PCIデバイスに"CLKRUN"プロトコルな どの特別な機能を実装することなく不要なバスクロック を停止できるようになり、電力消費の低減を図ることが できる。特に、スナップタイマの使用およびバスクロッ ク周波数の制御を行うことにより、システムパフォーマ ンスの向上やPCIデバイスの種類に依存しないパワー セーブを実現できるようになる。

【図面の簡単な説明】

【図1】この発明の一実施形態に係るコンピュータシス テムの構成を示すブロック図。

【図2】同実施形態のシステムに設けられたバスクロッ ク制御回路の構成の一例を示す図。

【図3】図2のバスクロック制御回路を用いたクロック 停止動作を示すタイミングチャート。

【図4】図2のバスクロック制御回路を用いたクロック 再開動作を示すタイミングチャート。

【図5】同実施形態のシステムに設けられたバスクロッ ク制御回路の第2の構成例を示す図。

【図6】図5のバスクロック制御回路の状態遷移を示す

【図7】図5のバスクロック制御回路を用いたクロック 停止動作を示すタイミングチャート。

【図8】図2または図5のバスクロック制御回路を用い て実現されるバスクロック周波数低下処理の動作を示す タイミングチャート。

【符号の説明】

2…PC I バス

3… I S A バス

11...CPU

12

11

13…メモリ

14, 15…PCI周辺デバイス

16…バスクロック制御回路

17…バスクロック生成回路

18…PCI-DSブリッジ

*161…バス監視回路

162…バス要求検出回路


163…システムイベント検出回路

166…スナップタイマ


*

【図1】


(7)




[図2]



[図8]





バス動作中!

タイマカウント中

クロック 停止中

STOP

S3~